在这个场景下，vivado生成的fpga.bit文件和vitis生成的应用程序app.elf文件，合并为download.bit文件，烧录到FLASH的起始地址0x0中。此设计中，不需要借助AXI Quad SPI IP的应用搬运能力，对是否含有DDR MIG IP也无要求。下面展示该固化流程：
为增加迷惑性，设计中含有DDR MIG IP。vivado生成.bit文件后，导出.xsa文件，创建vitis软件工程。应用程序的ld脚本默认Memory Region Mapping指向外部DDR。
点击Program Device菜单生成download.bit文件将出现address mapped error错误，无法生成download.bit文件。
注意：
需要选择应用程序生成的.elf文件(如图示的hello.elf文件)，而不是vitis默认的bootloader。
此时需要修改工程ld脚本文件，将Memory Region Mapping设置为local bram，如下图所示
再次点击Program Device菜单生成download.bit文件即可。由于一般情况下，为节省FPGA block ram资源，用于MicroBlaze的local bram并不会设置很大，可使用下图所示优化选项，减小固件的大小。
生成download.bit文件后，JTAG模式下，烧录固件到FLASH中，注意Offset项为0x0。
烧录过程log记录：
断电，将启动模式设置为Master SPI，系统启动log如下：
上述展示了一个简单的应用程序的固件固化过程。
场景二，MicroBlaze运行复杂的应用。如轻量级的网络协议栈LwIP，加载嵌入式文件
系统等。此场景一般生成的固件达到MB级别，对内存也有一定需求，需要借助DDR来运行应用程序。此时，FPGA固化固件组成形式如下图所示
在这个场景下，vivado生成的fpga.bit文件和vitis生成的应用引导程序bootloader.elf文件，合并为download.bit文件，烧录到FLASH的起始地址0x0中；复杂的应用程序app.elf文件，烧录到FLASH的指定offset地址中。此设计中，必须借助AXI Quad SPI IP的应用搬运能力，复杂应用程序一般对DDR也有要求，也即设计需要DDR MIG IP。下面展示该固化流程：
首先在vivado中，需要对AXI Quad SPI IP做正确的设置，选择FLASH的型号，使能STARTUP Primitive选项。
然后创建bootloader引导工程，如下
vitis工程引导界面提示修改合适的应用程序offset address。
查看bootloader工程的ld脚本，确定bootloader工程的Memory Region Mapping指向为local bram。
同时需要修改应用程序在FLASH中的程序地址，根据FLASH的容量大小，选择合适的偏移地址。这里修改为0x800000(起始地址偏移8MB空间)。
点击Program Device菜单生成download.bit文件，注意选择的是bootloader.elf文件。
备注：
vitis IDE中，此菜单项包含Generate和Program选项，一般JTAG未连接板卡时选择Generate选项；连接JTAG在线调试时，选择Program。但是无论是否连接JTAG，两个选项都能生成download.bit文件。
将生成的download.bit文件烧录到FLASH的0x0地址中。
断电，将启动模式设置为Master SPI ，可验证bootloader是否烧录成功，其启动log如上。
log显示bootloader将从00800000地址中加载应用程序固件，证明bootloader烧录成功。
接下来创建应用工程，应用工程较复杂，所需运行内存较大，应用工程的ld脚本文件Memory Region Mapping指向外部DDR。
点击Program Flash Memory菜单，将应用程序hello.elf烧录到FLASH中，注意Offset项为之前bootloader工程设置的0x800000，且需要勾选SREC转换选项。
烧录过程输出log记录。
断电，将启动模式设置为Master SPI，系统启动log如下：
上述演示了一个稍复杂的应用程序的固件固化过程。
四、总结与拓展
1. 通过烧录过程可发现，场景二的bootloader引导应用程序即相当于场景一的用户程序；
2. 场景二的系统启动速度相对场景一较慢，AMD FPGA提供了一种加速方法，详细参考 https://support.xilinx.com/s/article/75646?language=en_US
3. 从2019.2版本工具开始，FLASH的驱动程序发生了变更，详细参考
https://support.xilinx.com/s/article/73329?language=en_US
4. 从SDK到Vitis，上述固化过程原理不变，但一些菜单选项细节稍有不同；
5. 从UltraScale系列开始支持的SPIx8模式，细节上有一些区别，详细参考官方手册UG570。
如果您对上述固化过程有疑问，欢迎联系：
simonyang@comtech.cn
charlesxu@comtech.cn返回搜狐，查看更多